도구스학업·수학

ADC 분해능·SNR 계산기

ADC의 비트 수에서 LSB 크기와 이상적인 SNR을 구하고, 오버샘플링으로 버는 비트와 클럭 지터가 만드는 한계까지 함께 계산합니다.

비트
V

0~3.3V로 받는다면 3.3을 넣습니다

kHz
kHz

이 대역 밖의 잡음은 필터로 버릴 수 있습니다

dB

데이터시트의 값을 넣으면 ENOB가 나옵니다. 0이면 건너뜁니다

ps

0이면 지터를 보지 않습니다

LSB — 한 계단의 크기

805.664 µV

3.3V를 4,096단계로 나눈 값입니다. 이보다 작은 변화는 구별되지 않습니다

단계 수 2^N4,096
LSB805.664 µV
다이내믹 레인지 (6.02 × N)72.25 dB
이상적인 SNR (6.02N + 1.76)74.01 dB
오버샘플링 비 fs / (2·BW)25
오버샘플링 이득+13.98 dB
그것으로 버는 비트+2.32 비트
필터 뒤 유효 SNR87.99 dB
계산 근거LSB = FSR / 2^N = 3.3V / 4,096 = 805.664 µVSNR = 6.02·N + 1.76 = 6.02 × 12 + 1.76 = 74.01dB오버샘플링 이득 = 10·log₁₀(fs / 2·BW) = +13.98dB6.02는 20log2, 1.76은 10log1.5입니다. 양자화 오차를 균일분포로 보아 실효값 q/√12를 쓰고, 전 범위를 채우는 사인파와 견준 데서 나온 값입니다.

비트 수에 따른 LSB와 SNR

분해능단계 수LSB이상적 SNR
8비트25612.8906 mV49.9 dB
10비트1,0243.2227 mV62 dB
12비트4,096805.664 µV74 dB
14비트16,384201.416 µV86 dB
16비트65,53650.354 µV98.1 dB
18비트262,14412.589 µV110.1 dB
20비트1,048,5763.147 µV122.2 dB
24비트16,777,216196.7 nV146.3 dB

1비트 늘릴 때마다 계단이 절반으로 줄고 SNR이 6.02dB 오릅니다.

표본화를 4배로 올리면 1비트를 법니다. 양자화 잡음은 0부터 표본화 주파수의 절반까지 고르게 퍼져 있어서, 실제로 쓰는 대역이 좁으면 그 밖의 잡음을 필터로 버릴 수 있기 때문입니다. 이득이 10·log(fs/2BW)이고 1비트가 6.02dB이므로 4배마다 1비트가 됩니다. 다만 잡음이 완전한 흰색이라는 가정 위의 이야기라 실제로는 그만큼 다 벌지는 못합니다.
카탈로그의 비트 수보다 ENOB를 보셔야 합니다. 실제 ADC는 잡음과 왜곡 때문에 이론값이 나오지 않습니다. 측정한 SINAD를 같은 식에 거꾸로 넣어 "실효적으로 몇 비트인가"를 낸 것이 ENOB이고, 16비트 ADC의 ENOB가 13비트대인 것이 보통입니다. 데이터시트의 SINAD를 위 칸에 넣으시면 바로 나옵니다.
고속에서는 클럭 지터가 먼저 걸립니다. 표본을 찍는 시각이 흔들리면 빠르게 변하는 신호일수록 값이 크게 어긋납니다. 이 한계는 신호 주파수와 지터에만 달려 있고 ADC의 비트 수와는 무관해서, 아무리 좋은 ADC를 써도 클럭이 지저분하면 성능이 나오지 않습니다. 1MHz 신호에 지터 1ps면 SNR 한계가 약 104dB입니다.
여기 나오는 값은 이론적인 상한으로 추정됩니다. 실제로는 기준전압의 잡음, 입력 버퍼, 기판 배선, 전원 잡음이 모두 성능을 갉아먹습니다. 1.76이라는 상수도 전 범위를 꽉 채우는 사인파를 기준으로 한 값이라, 신호가 작거나 사인파가 아니면 달라집니다.

계산 방법

  1. 1ADC의 분해능(비트)과 입력 전 범위를 넣습니다.
  2. 2표본화 주파수와 실제로 쓰는 신호 대역폭을 넣으면 오버샘플링 이득이 나옵니다.
  3. 3데이터시트의 SINAD나 클럭 지터를 넣으면 실제 성능의 한계도 함께 볼 수 있습니다.

자주 묻는 질문

이상적인 경우 SNR = 6.02 × N + 1.76 dB입니다. N은 비트 수이고, 12비트면 74dB, 16비트면 98dB가 나옵니다. 6.02는 20log2라 1비트 늘릴 때마다 SNR이 6dB 오른다는 뜻이고, 1.76은 10log1.5로 전 범위를 채우는 사인파를 기준으로 잡은 데서 나온 값입니다.

양자화 오차를 균일분포로 보고 실효값을 구한 데서 나옵니다. 계단 하나의 크기를 q라 하면 오차의 실효값이 q/√12이고, 전 범위를 채우는 사인파의 실효값은 2^N·q/(2√2)입니다. 두 값의 비를 dB로 바꾸면 20N·log2 + 20·log(√12/2√2) = 6.0206N + 1.7609가 됩니다. 계단 크기 q가 약분되어 사라집니다.

실제로 측정한 SINAD를 SNR 식에 거꾸로 넣어 구한 "실효 비트 수"입니다. ENOB = (SINAD − 1.76)/6.02로 계산합니다. 실제 ADC는 잡음과 왜곡 때문에 이론값이 나오지 않아서, 16비트 ADC의 ENOB가 13비트대인 것이 보통입니다. 부품을 고를 때는 카탈로그의 비트 수보다 이 값을 봐야 합니다.

표본화를 4배로 올릴 때마다 1비트씩 오릅니다. 양자화 잡음이 0부터 표본화 주파수의 절반까지 고르게 퍼져 있어서, 실제로 쓰는 대역이 좁으면 그 밖의 잡음을 필터로 버릴 수 있기 때문입니다. 이득은 10·log(fs/2BW) dB이고 1비트가 6.02dB이므로 4배가 1비트가 됩니다. 다만 잡음이 완전한 흰색이라는 가정 위의 계산이라 실제로는 그만큼 다 벌지 못합니다.

고속 신호에서는 결정적입니다. 지터가 정하는 SNR 한계는 −20·log(2π·f·tj)로, 1MHz 신호에 1ps 지터면 약 104dB입니다. 이 값은 신호 주파수와 지터에만 달려 있고 ADC의 비트 수와는 무관해서, 클럭이 지저분하면 아무리 좋은 ADC를 써도 성능이 나오지 않습니다. 신호 주파수가 10배가 되면 한계가 20dB 떨어집니다.

한 번만 재면 못 읽지만 여러 번 재면 읽을 수 있습니다. 신호에 잡음이 조금 섞여 있으면 표본마다 위아래 계단을 오가고, 그 값을 평균 내면 계단 사이의 값이 드러납니다. 오버샘플링으로 분해능을 버는 원리가 이것이며, 반대로 잡음이 전혀 없으면 평균을 내도 값이 그대로라 아무것도 벌지 못합니다.

전송되지 않습니다. 모든 계산은 브라우저 안에서만 이루어지고, 넣으신 값은 이 기기를 벗어나지 않습니다.

알아두면 좋은 점

  • 이론적인 상한으로 추정됩니다. 기준전압 잡음·입력 버퍼·전원 잡음이 실제 성능을 깎습니다.
  • 1.76이라는 상수는 전 범위를 꽉 채우는 사인파 기준입니다. 신호가 작거나 사인파가 아니면 달라집니다.
  • 오버샘플링 이득은 양자화 잡음이 흰색이라는 가정 위의 값입니다. ΔΣ 변조기는 잡음을 대역 밖으로 밀어내 이보다 훨씬 크게 법니다.

함께 보면 좋은 도구

마지막 검증: 2026년 8월 31일 · 결과는 참고용 추정치입니다.